EMC（Electromagnetic Compatibility，电磁兼容）是很多电子工程师头疼的问题，特别是新手，做出来的板子功能一切正常，一到EMC测试就过不了——要么辐射发射超标，要么传导发射超标，要么静电放电一打就死机。EMC设计不是做完板子再改，而是要在设计初期就考虑进去，不然改起来成本极高。今天就聊聊10个让产品容易过EMC的实用技巧。

第一个技巧：重视地平面设计。PCB上的地线不是随便铺一铺就行的，完整的地平面是抑制EMC最有力的武器。多层板的话，建议专门拿一层做地平面，不要在地平面上随意挖槽（除了连接器位置）。地平面的作用有三个：一是为信号提供低阻抗的回流路径，回流路径短了，辐射就小；二是作为高频信号的参考平面，信号完整性更好；三是屏蔽来自底层的辐射干扰。单层板和双层板没有完整地平面，EMC难度大很多，这时候就要注意关键信号下方尽量铺地。

第二个技巧：开关节点要远离。开关电源里的开关管漏极、电感、变压器这些节点电压跳变剧烈（du/dt大），是主要的辐射源。这些开关节点的走线要尽量短、面积尽量小，远离信号走线和敏感电路。同时要给开关回路的元件就近放置，让高频回路的面积最小化。比如Buck电路的开关管和电感要挨得很近，输出电容要紧贴在电感输出端，这样高频环流才能在一个很小的回路里闭合，对外辐射就少。

第三个技巧：输入端加EMI滤波器。这是最直接的EMI手段，任何带电源线的设备都应该加。EMI滤波器的基本组成是X电容加Y电容加共模电感。X电容接在火线和零线之间，抑制差模干扰，容量一般选0.1μF到1μF，注意要用安规电容（X2类）。Y电容接火线/零线到安全地，抑制共模干扰，容量选小一点，一般2200pF到4700pF，太大了漏电流会超。共模电感放在X电容之后，抑制线缆上的共模辐射。

第四个技巧：高速走线控制阻抗。高速数字信号（比如DDR、USB、以太网）如果走线阻抗不连续，会产生反射，反射带来的过冲和振铃会增加EMI辐射。PCB上要控制走线的特征阻抗，一般要求单端信号50Ω差分信号100Ω。阻抗控制需要考虑走线宽度、介质厚度、介电常数，可以用PCB厂商的阻抗计算器来算。换层的时候要用过孔，过孔周围不要挖地太多，过孔的寄生参数对高速信号有影响。

第五个技巧：接口电路加保护。所有对外接口（USB、网口、串口、视频接口等）都有可能引入或传出干扰，要加适当的EMI保护。常用的保护器件有：TVS管抑制瞬态脉冲，共模电感抑制线缆上的辐射，磁珠隔离噪声，0Ω电阻或者串阻隔离数字地和模拟地。另外，接口连接器的金属外壳一定要接地，这样线缆上感应的干扰可以通过外壳泄放到地。

第六个技巧：合理处理数字地和模拟地。很多新手纠结数字地和模拟地要不要分开，其实这个问题没有标准答案。一般的原则是：低速电路可以分开，最后在一个点（通常在ADC的模拟地引脚下面）连起来；高速电路建议不分开，用完整地平面，通过走线长度和元件位置来隔离。不管分不分地，模拟信号回路的面积要尽量小，模拟电路的电源要经过LC滤波或者磁珠隔离。

第七个技巧：给高频噪声源加屏蔽。比如开关电源的变压器、电感，如果辐射特别严重，可以考虑用金属罩屏蔽。金属罩要接地（接到地平面上），不然反而会成为辐射放大器。另外，时钟晶振是高频噪声源，晶振下面要铺地，晶振外壳如果是金属的也要接地。高速时钟线周围尽量不要走其他信号线。

第八个技巧：静电放电防护要到位。ESD（Electrostatic Discharge）是EMC的另一个测试项，产品对静电放电的抗扰度不够会导致死机、复位甚至损坏。防护思路有三个：一是静电泄放路径，ESD放电时要提供一个低阻抗的路径让静电快速泄放到地，不要经过敏感电路；二是钳位保护，用TVS管或者稳压二极管把过电压钳位到安全范围内；三是隔离，可以用光耦或者隔离器件把静电放电区域和核心电路隔离开。

第九个技巧：线缆处理。产品对外的连接线（电源线、信号线）是EMC辐射的主要出口。电源线要用屏蔽线，屏蔽层在两端（设备端和插头端）都要接地。信号线（比如USB、以太网）本身是差分信号，共模辐射比较小，但如果线太长或者附近有强干扰，还是建议用屏蔽线或者磁环滤波。线材的质量也很重要，劣质线材屏蔽层不好，EMC肯定过不了。

第十个技巧：用仿真和预测试提前发现问题。现在PCB设计工具都支持EMC仿真，可以在画板的时候就跑一跑，看看有没有大的辐射热点。实际测试方面，公司有条件的话可以买个EMC探头配合频谱分析仪，在板子还没装外壳的时候就扫一遍，找到辐射大的位置针对性整改。EMC整改越晚成本越高，等量产了才发现问题，损失就大了。